


# Architecture d'un processeur DSP



Filière Génie Réseaux et Télécommunications



- Le traitement numérique du signal (TNS) pourquoi ?



- Le traitement numérique du signal (TNS) pourquoi ?
- Exemples d'applications



- Le traitement numérique du signal (TNS) pourquoi ?
- Exemples d'applications
- Classification des processeurs



- Le traitement numérique du signal (TNS) pourquoi ?
- Exemples d'applications
- Classification des processeurs
- Spécificités des DSP



- Le traitement numérique du signal (TNS) pourquoi ?
- Exemples d'applications
- Classification des processeurs
- Spécificités des DSP
- Architecture générale d'un processeur



- Le traitement numérique du signal (TNS) pourquoi ?
- Exemples d'applications
- Classification des processeurs
- Spécificités des DSP
- Architecture générale d'un processeur
- Architecture d'un processeur DSP



# Le traitement numérique du signal (TNS) pourquoi ?

## Flexibilité

Les fonctions d'un système de TSN peuvent être facilement modifiées et mises à jour pour une utilisation sur le même matériel





# Le traitement numérique du signal (TNS) pourquoi ?

## Flexibilité

Les fonctions d'un système de TSN peuvent être facilement modifiées et mises à jour pour une utilisation sur le même matériel

## Reproductibilité

Les performances d'un système TSN peuvent être répétées avec précision d'une unité à une autre



# Le traitement numérique du signal (TNS) pourquoi ?

## Flexibilité

Les fonctions d'un système de TSN peuvent être facilement modifiées et mises à jour pour une utilisation sur le même matériel

## Reproductibilité

Les performances d'un système TSN peuvent être répétées avec précision d'une unité à une autre

## Fiabilité

La mémoire et le système logique du matériel TSN ne se détériorent pas avec l'âge, contrairement aux composants de l'électronique analogique



# Le traitement numérique du signal (TNS) pourquoi ?

## Flexibilité

Les fonctions d'un système de TSN peuvent être facilement modifiées et mises à jour pour une utilisation sur le même matériel

## Reproductibilité

Les performances d'un système TSN peuvent être répétées avec précision d'une unité à une autre

## Fiabilité

La mémoire et le système logique du matériel TSN ne se détériorent pas avec l'âge, contrairement aux composants de l'électronique analogique

## Complexité

L'utilisation du TSN permet des applications sophistiquées telles que la reconnaissance de la parole ou d'image pour des appareils portatifs légers à faible consommation

# Le traitement numérique du signal (TNS) pourquoi ?

Deux types de TSN:



# Le traitement numérique du signal (TNS) pourquoi ?

Deux types de TSN:

Traitement en temps non-réel

Consiste à manipuler des signaux qui ont été numérisés



# Le traitement numérique du signal (TNS) pourquoi ?

Deux types de TSN:

Traitement en temps non-réel

Consiste à manipuler des signaux qui ont été numérisés


Traitement en temps réel

Impose des exigences strictes sur le matériel de TSN ainsi que sur la conception du logiciel pour exécuter des tâches prédéfinies dans un certain laps de temps



# Le traitement numérique du signal (TNS) pourquoi ?

## Chaîne de traitement numérique



# Le traitement numérique du signal (TNS) pourquoi ?

## Cahier des charges

- Traitement temps réel: Latence maximale autorisée entre l'arrivée d'une donnée et la disponibilité du résultat du calcul correspondant





# Le traitement numérique du signal (TNS) pourquoi ?

## Cahier des charges

- Traitement temps réel: Latence maximale autorisée entre l'arrivée d'une donnée et la disponibilité du résultat du calcul correspondant
- Débits de données important: Etant donné que les signaux sont numériques, alors la quantité de données transmises séquentiellement est importante



# Le traitement numérique du signal (TNS) pourquoi ?

## Cahier des charges

- Traitement temps réel: Latence maximale autorisée entre l'arrivée d'une donnée et la disponibilité du résultat du calcul correspondant
- Débits de données important: Etant donné que les signaux sont numériques, alors la quantité de données transmises séquentiellement est importante
- Charge de calcul importante



# Le traitement numérique du signal (TNS) pourquoi ?

## Cahier des charges

- Traitement temps réel: Latence maximale autorisée entre l'arrivée d'une donnée et la disponibilité du résultat du calcul correspondant
- Débits de données important: Etant donné que les signaux sont numériques, alors la quantité de données transmises séquentiellement est importante
- Charge de calcul importante
  - Exemple de calcul: Convolution, FFT. . . etc



# Le traitement numérique du signal (TNS) pourquoi ?

## Cahier des charges

- Traitement temps réel: Latence maximale autorisée entre l'arrivée d'une donnée et la disponibilité du résultat du calcul correspondant
- Débits de données important: Etant donné que les signaux sont numériques, alors la quantité de données transmises séquentiellement est importante
- Charge de calcul importante
  - Exemple de calcul: Convolution, FFT. . . etc
  - Charge de calcul = Débit x complexité du calcul
- Maîtrise de la précision des calculs



# Le traitement numérique du signal (TNS) pourquoi ?

## Cahier des charges

- Traitement temps réel: Latence maximale autorisée entre l'arrivée d'une donnée et la disponibilité du résultat du calcul correspondant
- Débits de données important: Etant donné que les signaux sont numériques, alors la quantité de données transmises séquentiellement est importante
- Charge de calcul importante
  - Exemple de calcul: Convolution, FFT. . . etc
  - Charge de calcul = Débit x complexité du calcul
- Maîtrise de la précision des calculs
- Traitements répétitifs



# Le traitement numérique du signal (TNS) pourquoi ?

## Opérations classiques en TNS

- MAC: Multiplication-Accumulation



## Opérations classiques en TNS

- MAC: Multiplication-Accumulation
  - $acc \leftarrow acc + b_i x_i$

## Opérations classiques en TNS

- MAC: Multiplication-Accumulation
  - $acc \leftarrow acc + b_i x_i$
  - Produit scalaire



## Opérations classiques en TNS

- MAC: Multiplication-Accumulation
  - $acc \leftarrow acc + b_i x_i$
  - Produit scalaire
  - Produit de convolution

## Opérations classiques en TNS

- MAC: Multiplication-Accumulation

- $acc \leftarrow acc + b_i x_i$
- Produit scalaire
- Produit de convolution
- Filtre à réponse impulsionnelle finie FIR

$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i]$$

## Opérations classiques en TNS

- MAC: Multiplication-Accumulation

- $acc \leftarrow acc + b_i x_i$

- Produit scalaire

- Produit de convolution

- Filtre à réponse impulsionnelle finie FIR

$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i]$$

- Filtre à réponse impulsionnelle infinie IIR

$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i] + \sum_{j=1}^{M-1} a[j]y[n-j]$$

## Opérations classiques en TNS

- MAC: Multiplication-Accumulation

- $acc \leftarrow acc + b_i x_i$

- Produit scalaire

- Produit de convolution

- Filtre à réponse impulsionnelle finie FIR

- $$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i]$$

- Filtre à réponse impulsionnelle infinie IIR

- $$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i] + \sum_{j=1}^{M-1} a[j]y[n-j]$$

- FFT: Analyse spectrale

## Opérations classiques en TNS


- MAC: Multiplication-Accumulation
  - $acc \leftarrow acc + b_i x_i$
  - Produit scalaire
  - Produit de convolution
  - Filtre à réponse impulsionnelle finie FIR
$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i]$$
  - Filtre à réponse impulsionnelle infinie IIR
$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i] + \sum_{j=1}^{M-1} a[j]y[n-j]$$
- FFT: Analyse spectrale
- DCT: Compression d'images

## Opérations classiques en TNS

- MAC: Multiplication-Accumulation
  - $acc \leftarrow acc + b_i x_i$
  - Produit scalaire
  - Produit de convolution
  - Filtre à réponse impulsionnelle finie FIR
$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i]$$
  - Filtre à réponse impulsionnelle infinie IIR
$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i] + \sum_{j=1}^{M-1} a[j]y[n-j]$$
- FFT: Analyse spectrale
- DCT: Compression d'images
- Génération de formes d'ondes: Communications numériques

# Le traitement numérique du signal (TNS) pourquoi ?

Parts de marché vente DSP programmables (2006)



1

<sup>1</sup>Source: Will Strauss, Forward Concepts, publié dans *Programmable Logic 2007*

## Communications

- Software Defined Radio (SDR)



# Exemples d'applications

## Communications

- Software Defined Radio (SDR)
- Sans fil: Cellulaires, télévision numérique, radio numérique



# Exemples d'applications

## Communications

- Software Defined Radio (SDR)
- Sans fil: Cellulaires, télévision numérique, radio numérique
- VoIP



# Exemples d'applications

## Communications

- Software Defined Radio (SDR)
- Sans fil: Cellulaires, télévision numérique, radio numérique
- VoIP

## Audio

- Mixage et édition



# Exemples d'applications

## Communications

- Software Defined Radio (SDR)
- Sans fil: Cellulaires, télévision numérique, radio numérique
- VoIP

## Audio

- Mixage et édition
- Annuleur d'écho



# Exemples d'applications

## Communications

- Software Defined Radio (SDR)
- Sans fil: Cellulaires, télévision numérique, radio numérique
- VoIP

## Audio

- Mixage et édition
- Annuleur d'écho

## Image/vidéo

- Compression/Codage



# Exemples d'applications

## Communications

- Software Defined Radio (SDR)
- Sans fil: Cellulaires, télévision numérique, radio numérique
- VoIP

## Audio

- Mixage et édition
- Annuleur d'écho

## Image/vidéo

- Compression/Codage
- Vidéosurveillance



# Exemples d'applications

## Communications

- Software Defined Radio (SDR)
- Sans fil: Cellulaires, télévision numérique, radio numérique
- VoIP

## Audio

- Mixage et édition
- Annuleur d'echo

## Image/vidéo

- Compression/Codage
- Vidéosurveillance

## Militaire

- Cryptographie

# Exemples d'applications

## Communications

- Software Defined Radio (SDR)
- Sans fil: Cellulaires, télévision numérique, radio numérique
- VoIP

## Audio

- Mixage et édition
- Annuleur d'écho

## Image/vidéo

- Compression/Codage
- Vidéosurveillance

## Militaire

- Cryptographie
- GPS, Radar, Sonar



# Exemples d'applications

## Biomédical

- Electro-EncéphaloGramme (EEG)



# Exemples d'applications

## Biomédical

- Electro-EncéphaloGramme (EEG)
- Electro-CardioGramme (ECG)



# Exemples d'applications

## Biomédical

- Electro-EncéphaloGramme (EEG)
- Electro-CardioGramme (ECG)

## Instrumentation

- Analyseurs de spectre



# Exemples d'applications

## Biomédical

- Electro-EncéphaloGramme (EEG)
- Electro-CardioGramme (ECG)

## Instrumentation

- Analyseurs de spectre
- Générations de fonctions



# Exemples d'applications

## Biomédical

- Electro-EncéphaloGramme (EEG)
- Electro-CardioGramme (ECG)

## Instrumentation

- Analyseurs de spectre
- Générations de fonctions

## Automatisation

- Commande de machines



# Exemples d'applications

## Biomédical

- Electro-EncéphaloGramme (EEG)
- Electro-CardioGramme (ECG)

## Instrumentation

- Analyseurs de spectre
- Générations de fonctions

## Automatisation

- Commande de machines
- Contrôle de moteurs



# Exemples d'applications

## Biomédical

- Electro-EncéphaloGramme (EEG)
- Electro-CardioGramme (ECG)

## Instrumentation

- Analyseurs de spectre
- Générations de fonctions

## Automatisation

- Commande de machines
- Contrôle de moteurs
- Robots



# Exemples d'applications

## Biomédical

- Electro-EncéphaloGramme (EEG)
- Electro-CardioGramme (ECG)

## Instrumentation

- Analyseurs de spectre
- Générations de fonctions

## Automatisation

- Commande de machines
- Contrôle de moteurs
- Robots

## Electronique Automobile

- Assistance au freinage



# Exemples d'applications

## Biomédical

- Electro-EncéphaloGramme (EEG)
- Electro-CardioGramme (ECG)

## Instrumentation

- Analyseurs de spectre
- Générations de fonctions

## Automatisation

- Commande de machines
- Contrôle de moteurs
- Robots

## Electronique Automobile

- Assistance au freinage
- Commandes vocales

# Classification des processeurs/Famille TMS320 Texas Instruments

## Gamme C2000: Contrôle des systèmes

### C2000

- Contrôle des moteurs



# Classification des processeurs/Famille TMS320 Texas Instruments

## Gamme C2000: Contrôle des systèmes

### C2000

- Contrôle des moteurs
- Contrôle numérique des systèmes (DCS)



# Classification des processeurs/Famille TMS320 Texas Instruments

## Gamme C5000: Télécommunication: Clients

### C5000

- Téléphones portables



# Classification des processeurs/Famille TMS320 Texas Instruments

## Gamme C5000: Télécommunication: Clients

### C5000

- Téléphones portables
- Caméras numériques



# Classification des processeurs/Famille TMS320 Texas Instruments

## Gamme C5000: Télécommunication: Clients

### C5000

- Téléphones portables
- Caméras numériques
- VoIP



# Classification des processeurs/Famille TMS320 Texas Instruments

## Gamme C6000: Télécommunication: Infrastructures

### C6000

- Stations de base



# Classification des processeurs/Famille TMS320 Texas Instruments

## Gamme C6000: Télécommunication: Infrastructures

### C6000

- Stations de base
- Serveurs multimédias





Un processeur DSP est préférable pour:

- Minimiser la taille

Un processeur DSP est préférable pour:


- Minimiser la taille
- Minimiser la consommation

Un processeur DSP est préférable pour:

- Minimiser la taille
- Minimiser la consommation
- Traitement temps-réel à grand débit



# Architecture générale d'un processeur



## Bus

- Bus adresse: Sélection du périphérique et d'une donnée

## Bus


- Bus adresse: Sélection du périphérique et d'une donnée
- Bus donnée: valeur de la donnée à échanger

## Bus

- Bus adresse: Sélection du périphérique et d'une donnée
- Bus donnée: valeur de la donnée à échanger
- Bus contrôle: lire ou écrire une donnée

## Bus


- Bus adresse: Sélection du périphérique et d'une donnée
- Bus donnée: valeur de la donnée à échanger
- Bus contrôle: lire ou écrire une donnée





# Architecture générale d'un processeur


## Etapes d'une opération de calcul



❶ Charger une instruction

# Architecture générale d'un processeur


## Etapes d'une opération de calcul



- ① Charger une instruction
- ② Décoder l'instruction

# Architecture générale d'un processeur


## Etapes d'une opération de calcul



- ① Charger une instruction
- ② Décoder l'instruction
- ③ Charger les opérandes

# Architecture générale d'un processeur


## Etapes d'une opération de calcul



- ① Charger une instruction
- ② Décoder l'instruction
- ③ Charger les opérandes
- ④ Effectuer les calculs


# Architecture générale d'un processeur

## Etapes d'une opération de calcul




- 1 Charger une instruction
- 2 Décoder l'instruction
- 3 Charger les opérandes
- 4 Effectuer les calculs
- 5 Stocker le résultat

## Architecture de Von Neuman




- Un seul chemin d'accès à la mémoire

## Architecture de Von Neuman



- Un seul chemin d'accès à la mémoire
- Architecture des processeurs d'usage général (Pentium, 68000)


## Architecture de Von Neuman



- Un seul chemin d'accès à la mémoire
- Architecture des processeurs d'usage général (Pentium, 68000)
- Pas de sécurisation matérielle du programme




## Architecture de Harvard




- Séparation des mémoires programme et données

## Architecture de Harvard




- Séparation des mémoires programme et données
- Moins de risque de corruption du programme

## Architecture de Harvard




- Séparation des mémoires programme et données
- Moins de risque de corruption du programme
- Meilleure utilisation du CPU: Chargement du programme et des données en parallèle

## Accès mémoire multi-port




- Plusieurs bus de données

## Accès mémoire multi-port



- Plusieurs bus de données
- Moins de risque de corruption du programme

## Accès mémoire multi-port




- Plusieurs bus de données
- Moins de risque de corruption du programme
- Meilleure utilisation du CPU: Chargement du programme et des données en parallèle

# Architecture générale d'un processeur

## Accès mémoire multi-port


### Exemple



- Pour l'opération  $y[n] \leftarrow b[n] * x[n]$

## Accès mémoire multi-port

### Exemple




- Pour l'opération  $y[n] \leftarrow b[n] * x[n]$
- On souhaite récupérer  $b[n]$  et  $x[n]$



## Accès mémoire multi-port


### Exemple



- Pour l'opération  $y[n] \leftarrow b[n] * x[n]$
- On souhaite récupérer  $b[n]$  et  $x[n]$
- Chaque bus est capable de transmettre 1 donnée par cycle
- Mémoire à Simple Accès (SARAM)  $\Rightarrow$  2 cycles

## Accès mémoire multi-port


### Exemple



- Pour l'opération  $y[n] \leftarrow b[n] * x[n]$
- On souhaite récupérer  $b[n]$  et  $x[n]$
- Chaque bus est capable de transmettre 1 donnée par cycle
- Mémoire à Simple Accès (SARAM)  $\Rightarrow$  2 cycles
- Mémoire à Double Accès (DARAM)  $\Rightarrow$  1 cycle


## Accès mémoire multi-port

### Exemple



- Pour l'opération  $y[n] \leftarrow b[n] * x[n]$
- On souhaite récupérer  $b[n]$  et  $x[n]$
- Chaque bus est capable de transmettre 1 donnée par cycle
- Mémoire à Simple Accès (SARAM)  $\Rightarrow$  2 cycles
- Mémoire à Double Accès (DARAM)  $\Rightarrow$  1 cycle
- Mémoire externe  $\Rightarrow$  temps de latence dépend de la qualité de la mémoire


## Accès mémoire multi-port



## Multiplexage spatial (Mémoire multi-blocs)

- Découpage en blocs indépendants: Accès simultané à deux blocs distincts

## Accès mémoire multi-port



## Multiplexage spatial (Mémoire multi-blocs)


- Découpage en blocs indépendants: Accès simultané à deux blocs distincts
- Soient  $b[n]$  stockés dans le bloc 1,  $x[n]$  stockés dans le bloc 2

# Architecture générale d'un processeur

## Accès mémoire multi-port




Utilisation des ressources



# Architecture générale d'un processeur

## Accès mémoire multi-port




## Multiplexage temporel (Mémoire multi-accès)

- Plusieurs accès à la même mémoire en un cycle

# Architecture générale d'un processeur

## Accès mémoire multi-port




## Multiplexage temporel (Mémoire multi-accès)

- Plusieurs accès à la même mémoire en un cycle
- Le CPU récupère cependant une donnée par cycle et par bus



## Accès mémoire multi-port



## Multiplexage temporel (Mémoire multi-accès)


- Plusieurs accès à la même mémoire en un cycle
- Le CPU récupère cependant une donnée par cycle et par bus
- Si la fréquence du CPU est  $f_0$ , alors la fréquence du DARAM est  $2f_0$

# Architecture générale d'un processeur

## Accès mémoire multi-port



Utilisation des ressources



## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle

## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle
- Dual access (DARAM) : deux accès par cycle

# Architecture d'un processeur DSP

## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle
- Dual access (DARAM) : deux accès par cycle

## DARAM découpée en blocs

- DARAM0:  $0 \times 0080 - 0 \times 1FFF$

# Architecture d'un processeur DSP

## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle
- Dual access (DARAM) : deux accès par cycle

## DARAM découpée en blocs

- DARAM0:  $0 \times 0080 - 0 \times 1FFF$
- DARAM1:  $0 \times 2000 - 0 \times 3FFF$

# Architecture d'un processeur DSP

## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle
- Dual access (DARAM) : deux accès par cycle

## DARAM découpée en blocs

- DARAM0:  $0 \times 0080 - 0 \times 1FFF$
- DARAM1:  $0 \times 2000 - 0 \times 3FFF$
- DARAM2:  $0 \times 4000 - 0 \times 5FFF$

## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle
- Dual access (DARAM) : deux accès par cycle

## DARAM découpée en blocs

- DARAM0:  $0 \times 0080 - 0 \times 1FFF$
- DARAM1:  $0 \times 2000 - 0 \times 3FFF$
- DARAM2:  $0 \times 4000 - 0 \times 5FFF$
- DARAM3:  $0 \times 6000 - 0 \times 7FFF$



## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle
- Dual access (DARAM) : deux accès par cycle

## DARAM découpée en blocs

- DARAM0:  $0 \times 0080 - 0 \times 1FFF$
- DARAM1:  $0 \times 2000 - 0 \times 3FFF$
- DARAM2:  $0 \times 4000 - 0 \times 5FFF$
- DARAM3:  $0 \times 6000 - 0 \times 7FFF$
- DARAM4:  $0 \times 8000 - 0 \times 9FFF$

## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle
- Dual access (DARAM) : deux accès par cycle

## DARAM découpée en blocs

- DARAM0:  $0 \times 0080 - 0 \times 1FFF$
- DARAM1:  $0 \times 2000 - 0 \times 3FFF$
- DARAM2:  $0 \times 4000 - 0 \times 5FFF$
- DARAM3:  $0 \times 6000 - 0 \times 7FFF$
- DARAM4:  $0 \times 8000 - 0 \times 9FFF$
- DARAM5:  $0 \times A000 - 0 \times BFFF$

## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle
- Dual access (DARAM) : deux accès par cycle

## DARAM découpée en blocs

- DARAM0:  $0 \times 0080 - 0 \times 1FFF$
- DARAM1:  $0 \times 2000 - 0 \times 3FFF$
- DARAM2:  $0 \times 4000 - 0 \times 5FFF$
- DARAM3:  $0 \times 6000 - 0 \times 7FFF$
- DARAM4:  $0 \times 8000 - 0 \times 9FFF$
- DARAM5:  $0 \times A000 - 0 \times BFFF$
- DARAM6:  $0 \times C000 - 0 \times DFFF$

## Mémoire interne sur les processeurs de la famille C54x

Plusieurs types de RAM incluse sur le chip:

- Single access (SARAM) : un accès par cycle
- Dual access (DARAM) : deux accès par cycle


## DARAM découpée en blocs

- DARAM0:  $0 \times 0080 - 0 \times 1FFF$
- DARAM1:  $0 \times 2000 - 0 \times 3FFF$
- DARAM2:  $0 \times 4000 - 0 \times 5FFF$
- DARAM3:  $0 \times 6000 - 0 \times 7FFF$
- DARAM4:  $0 \times 8000 - 0 \times 9FFF$
- DARAM5:  $0 \times A000 - 0 \times BFFF$
- DARAM6:  $0 \times C000 - 0 \times DFFF$
- DARAM7:  $0 \times E000 - 0 \times FFFF$

# Architecture d'un processeur DSP

## Cache

Cache = mémoire associative rapide




- Cache d'instructions

# Architecture d'un processeur DSP

## Cache

Cache = mémoire associative rapide




- Cache d'instructions
- Contient les dernières instructions exécutées

# Architecture d'un processeur DSP

## Cache

Cache = mémoire associative rapide




- Cache d'instructions
- Contient les dernières instructions exécutées
- Utile en cas de boucle

# Architecture d'un processeur DSP

## Cache

Cache = mémoire associative rapide




- Cache d'instructions
- Contient les dernières instructions exécutées
- Utile en cas de boucle
- Accès aux instructions sans accès à la mémoire programme



# Architecture d'un processeur DSP

## Cache

Cache = mémoire associative rapide



- Cache d'instructions
- Contient les dernières instructions exécutées
- Utile en cas de boucle
- Accès aux instructions sans accès à la mémoire programme
- Libère le bus pour des données

## Cache

Cache pour les données:

- Cache pour les données

## Cache

Cache pour les données:

- Cache pour les données
- Peu utilisé sur DSP classiques

## Cache


Cache pour les données:

- Cache pour les données
- Peu utilisé sur DSP classiques
- De plus en plus utilisé sur les DSP hautes-performances




# Architecture d'un processeur DSP

## Bus externe dans une architecture Harvard




# Architecture d'un processeur DSP

## Bus externe dans une architecture Harvard




- Transfert entre les bus internes et externe par multiplexage temporel

## Bus externe dans une architecture Harvard



- Transfert entre les bus internes et externe par multiplexage temporel
- Limitation du nombre de broches


## Bus externe dans une architecture Harvard



- Transfert entre les bus internes et externe par multiplexage temporel
- Limitation du nombre de broches
- Réduction des coûts




## Bus externe dans une architecture Harvard




- Transfert entre les bus internes et externe par multiplexage temporel
- Limitation du nombre de broches
- Réduction des coûts
- Diminution des performances lors des accès au bus externe

# Architecture d'un processeur DSP

## Accès Direct à la Mémoire (DMA- Direct Memory Access)




## Accès Direct à la Mémoire (DMA- Direct Memory Access)




- Mouvements de données

## Accès Direct à la Mémoire (DMA- Direct Memory Access)




- Mouvements de données
  - E/S direct entre périphérique et mémoire interne

## Accès Direct à la Mémoire (DMA- Direct Memory Access)




- **Mouvements de données**
  - E/S direct entre périphérique et mémoire interne
  - Déplacements au sein de la mémoire interne

## Accès Direct à la Mémoire (DMA- Direct Memory Access)




- Mouvements de données
  - E/S direct entre périphérique et mémoire interne
  - Déplacements au sein de la mémoire interne
- Indépendant du CPU

## Accès Direct à la Mémoire (DMA- Direct Memory Access)



- Mouvements de données
  - E/S direct entre périphérique et mémoire interne
  - Déplacements au sein de la mémoire interne
- Indépendant du CPU
  - Configuration par le CPU une fois pour toutes


## Accès Direct à la Mémoire (DMA- Direct Memory Access)



- Mouvements de données
  - E/S direct entre périphérique et mémoire interne
  - Déplacements au sein de la mémoire interne
- Indépendant du CPU
  - Configuration par le CPU une fois pour toutes
  - CPU prévenu du déroulement par interruptions




## Accès Direct à la Mémoire (DMA- Direct Memory Access)



- Mouvements de données
  - E/S direct entre périphérique et mémoire interne
  - Déplacements au sein de la mémoire interne
- Indépendant du CPU
  - Configuration par le CPU une fois pour toutes
  - CPU prévenu du déroulement par interruptions
    - Buffer plein (en réception) / Buffer vide (en émission)


## Accès Direct à la Mémoire (DMA- Direct Memory Access)



- Mouvements de données
  - E/S direct entre périphérique et mémoire interne
  - Déplacements au sein de la mémoire interne
- Indépendant du CPU
  - Configuration par le CPU une fois pour toutes
  - CPU prévenu du déroulement par interruptions
    - Buffer plein (en réception) / Buffer vide (en émission)
    - Buffer à demi-plein


# Architecture d'un processeur DSP

## DMA et buffer ping-pong pour le traitement par blocs




# Architecture d'un processeur DSP

## Chronogramme des échanges de données



# Architecture d'un processeur DSP



## Architecture interne du CPU

- Séquenceur



## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions



## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités





## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités
- Unité de génération d'adresse programme



## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités
- Unité de génération d'adresse programme
  - Compteur de programme (PC)



## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités
- Unité de génération d'adresse programme
  - Compteur de programme (PC)
  - Gestion matérielle des boucles



## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités
- Unité de génération d'adresse programme
  - Compteur de programme (PC)
  - Gestion matérielle des boucles
- Unité de génération d'adresses données



## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités
- Unité de génération d'adresse programme
  - Compteur de programme (PC)
  - Gestion matérielle des boucles
- Unité de génération d'adresses données
  - Adressage indirect efficace



## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités
- Unité de génération d'adresse programme
  - Compteur de programme (PC)
  - Gestion matérielle des boucles
- Unité de génération d'adresses données
  - Adressage indirect efficace
  - Adressage circulaire, bit-reverse



## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités
- Unité de génération d'adresse programme
  - Compteur de programme (PC)
  - Gestion matérielle des boucles
- Unité de génération d'adresses données
  - Adressage indirect efficace
  - Adressage circulaire, bit-reverse
- Unités de traitement



## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités
- Unité de génération d'adresse programme
  - Compteur de programme (PC)
  - Gestion matérielle des boucles
- Unité de génération d'adresses données
  - Adressage indirect efficace
  - Adressage circulaire, bit-reverse
- Unités de traitement
  - Effectuent les calculs






## Architecture interne du CPU

- Séquenceur
  - Décodage des instructions
  - Pilotage des autres unités
- Unité de génération d'adresse programme
  - Compteur de programme (PC)
  - Gestion matérielle des boucles
- Unité de génération d'adresses données
  - Adressage indirect efficace
  - Adressage circulaire, bit-reverse
- Unités de traitement
  - Effectuent les calculs
  - Registres pour résultats intermédiaires




# Architecture d'un processeur DSP

Fetch: (lecture des instructions)




# Architecture d'un processeur DSP

Read/Write: (lecture/écriture donnée)




# Architecture d'un processeur DSP

Diagramme du processeur TMS320C5416



# Architecture d'un processeur DSP


## Diagramme du processeur TMS320C5416



# Architecture d'un processeur DSP

## Diagramme du processeur TMS320C5416


### Structure interne du TMS320C54x



Source : Texas Instruments  
TMS320C54x DSP  
Reference Set  
Vol 1 : CPU and Peripherals


# Architecture d'un processeur DSP

## Diagramme du processeur TMS320C5416



# Architecture d'un processeur DSP

## Diagramme du processeur TMS320C5416






# Architecture d'un processeur DSP

## Architectures des unités de traitement

### Couplage accès mémoire et calcul



## Types d'instructions

### Exemple: Calcul d'un filtre FIR



$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i]$$

## Types d'instructions

### Exemple: Calcul d'un filtre FIR



$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i]$$

- $y[n] \rightarrow Y, b[i] \rightarrow B[i], x[i] \rightarrow X[i]$

# Architecture d'un processeur DSP

## Types d'instructions

### Exemple: Calcul d'un filtre FIR



$$y[n] = \sum_{i=0}^{N-1} b[i]x[n-i]$$

•  $y[n] \rightarrow Y, b[i] \rightarrow B[i], x[i] \rightarrow X[i]$

Gestion matérielle des boucles :  
Unité de génération d'adresses programme

```
A=0;  
for (i=0; i<N; ++i) {
```

```
    A = A + B[i] * X[i];
```

```
}
```

```
Y = A >> 15;
```

Unité MAC matérielle + Chargement simultané  
de l'instruction et des opérandes

Unité de génération d'adresses  
données

# Architecture d'un processeur DSP

## Utilisation de l'adressage indirect

### Produit scalaire entre deux vecteurs

```
long A;  
int X[100],Y[100];  
int *px, *py;  
px=X;  
py=Y;  
A=0;  
for (i=0; i<100; ++i)  
A = A + (long)(*px++)*(*py++);
```



**X[i]**




**Y[i]**

# Architecture d'un processeur DSP

## Adressage indirect bit-reverse

## Ordre des données pour la FFT



## Pipelining

- Instructions segmentées en étages

## Pipelining

- Instructions segmentées en étages : Chacune à un étage différent



## Pipelining

- Instructions segmentées en étages : Chacune à un étage différent
- Exécution entrelacée de plusieurs instructions

## Pipelining

- Instructions segmentées en étages : Chacune à un étage différent
- Exécution entrelacée de plusieurs instructions Etages plus simples donc plus rapides



## Pipelining

- Instructions segmentées en étages : Chacune à un étage différent
- Exécution entrelacée de plusieurs instructions Etages plus simples donc plus rapides
- Augmentation de la fréquence d'horloge



## Pipelining

- Instructions segmentées en étages : Chacune à un étage différent
- Exécution entrelacée de plusieurs instructions Etages plus simples donc plus rapides
- Augmentation de la fréquence d'horloge
- Géré par le séquenceur



## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)



## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)
- Fetch (F): Lecture de l'instruction en mémoire



## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)
- Fetch (F): Lecture de l'instruction en mémoire
- Decode (D): Décodage de l'instruction



## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)
- Fetch (F): Lecture de l'instruction en mémoire
- Decode (D): Décodage de l'instruction
- Access (A): Calcul des adresses des opérandes





## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)
- Fetch (F): Lecture de l'instruction en mémoire
- Decode (D): Décodage de l'instruction
- Access (A): Calcul des adresses des opérandes
- Read (R)



## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)
- Fetch (F): Lecture de l'instruction en mémoire
- Decode (D): Décodage de l'instruction
- Access (A): Calcul des adresses des opérandes
- Read (R)
  - Lecture des opérandes en mémoire



## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)
- Fetch (F): Lecture de l'instruction en mémoire
- Decode (D): Décodage de l'instruction
- Access (A): Calcul des adresses des opérandes
- Read (R)
  - Lecture des opérandes en mémoire
  - Calcul de l'adresse du résultat



## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)
- Fetch (F): Lecture de l'instruction en mémoire
- Decode (D): Décodage de l'instruction
- Access (A): Calcul des adresses des opérandes
- Read (R)
  - Lecture des opérandes en mémoire
  - Calcul de l'adresse du résultat
- Execute (X)



## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)
- Fetch (F): Lecture de l'instruction en mémoire
- Decode (D): Décodage de l'instruction
- Access (A): Calcul des adresses des opérandes
- Read (R)
  - Lecture des opérandes en mémoire
  - Calcul de l'adresse du résultat
- Execute (X)
  - Exécution du calcul



## Pipelining

### Exemple du TMS320C54xx : Pipeline à 6 étages

- Prefetch (P): Incrémentation du PC (Program Counter)
- Fetch (F): Lecture de l'instruction en mémoire
- Decode (D): Décodage de l'instruction
- Access (A): Calcul des adresses des opérandes
- Read (R)
  - Lecture des opérandes en mémoire
  - Calcul de l'adresse du résultat
- Execute (X)
  - Exécution du calcul
  - Ecriture en mémoire



# Architecture d'un processeur DSP

## Pipelining

### Séquentiel vs pipeline

durée	t <sub>1</sub>	t <sub>2</sub>	t <sub>3</sub>	t <sub>4</sub>	t <sub>5</sub>	t <sub>6</sub>	t <sub>7</sub>	t <sub>8</sub>
Instruction	Instruction1				Instruction2			
Fetch	F <sub>1</sub>				F <sub>2</sub>			
Decode		D <sub>1</sub>				D <sub>2</sub>		
Read			R <sub>1</sub>				R <sub>2</sub>	
Execute				X <sub>1</sub>				X <sub>2</sub>
Exécution séquentielle								

# Architecture d'un processeur DSP

## Pipelining

### Séquentiel vs pipeline

durée	t <sub>1</sub>	t <sub>2</sub>	t <sub>3</sub>	t <sub>4</sub>	t <sub>5</sub>	t <sub>6</sub>	t <sub>7</sub>	t <sub>8</sub>
Instruction	Instruction1				Instruction2			
Fetch	F <sub>1</sub>				F <sub>2</sub>			
Decode		D <sub>1</sub>				D <sub>2</sub>		
Read			R <sub>1</sub>				R <sub>2</sub>	
Execute				X <sub>1</sub>				X <sub>2</sub>
Exécution séquentielle								
Fetch	F <sub>1</sub>	F <sub>2</sub>	F <sub>3</sub>	F <sub>4</sub>	F <sub>5</sub>			
Decode	**	D <sub>1</sub>	D <sub>2</sub>	D <sub>3</sub>	D <sub>4</sub>	D <sub>5</sub>		
Read	**		R <sub>1</sub>	R <sub>2</sub>	R <sub>3</sub>	R <sub>4</sub>	R <sub>5</sub>	
Execute	**			X <sub>1</sub>	X <sub>2</sub>	X <sub>3</sub>	X <sub>4</sub>	X <sub>5</sub>
Exécution avec pipeline: entrelacement des instructions								
** Amorçage du pipeline								



## Pipelining

### Principe

Découper une opération en tâches élémentaires à effectuer en parallèle



## Pipelining

### Principe

Découper une opération en tâches élémentaires à effectuer en parallèle

### Avantages

Gain en vitesse d'exécution



# Architecture d'un processeur DSP

## Pipelining

### Principe

Découper une opération en tâches élémentaires à effectuer en parallèle

### Avantages

Gain en vitesse d'exécution

### Inconvénients

Electronique et programmation plus complexe



# Architecture d'un processeur DSP

## Pipelining

### Principe

Découper une opération en tâches élémentaires à effectuer en parallèle

### Avantages

Gain en vitesse d'exécution

### Inconvénients

Electronique et programmation plus complexe

Un retard peut se produire si:



# Architecture d'un processeur DSP

## Pipelining

### Principe

Découper une opération en tâches élémentaires à effectuer en parallèle

### Avantages

Gain en vitesse d'exécution

### Inconvénients

Electronique et programmation plus complexe

Un retard peut se produire si:

- S'il existe un conflit de ressources



## Pipelining

### Principe

Découper une opération en tâches élémentaires à effectuer en parallèle

### Avantages

Gain en vitesse d'exécution

### Inconvénients

Electronique et programmation plus complexe

Un retard peut se produire si:

- S'il existe un conflit de ressources
- En cas de rupture de séquence (interruption)



## Représentation des nombres

Les valeurs traitées (coefficients, échantillons. . . ) sont représentées sous 2 formes:

- Virgule fixe



## Représentation des nombres

Les valeurs traitées (coefficients, échantillons. . . ) sont représentées sous 2 formes:

- Virgule fixe
- Virgule flottante





## Représentation des nombres

- Virgule fixe: Complément à 2 ( $C_2$ )

## Représentation des nombres

- Virgule fixe: Complément à 2 ( $C_2$ )

Nombre	Codage		
3	0	1	1
2	0	1	0
1	0	0	1
0	0	0	0
-1	1	1	1
-2	1	1	0
-3	1	0	1
-4	1	0	0
<hr/>			
	Signe		

## Représentation des nombres

- Virgule fixe: Complément à 2 ( $C_2$ )

Nombre	Codage		
3	0	1	1
2	0	1	0
1	0	0	1
0	0	0	0
-1	1	1	1
-2	1	1	0
-3	1	0	1
-4	1	0	0
<hr/>			
	Signe		

- Nombre positif ( $2^{N-1} - 1$ ): Codé comme un binaire normal

## Représentation des nombres

- Virgule fixe: Complément à 2 ( $C_2$ )

Nombre	Codage		
3	0	1	1
2	0	1	0
1	0	0	1
0	0	0	0
-1	1	1	1
-2	1	1	0
-3	1	0	1
-4	1	0	0
<hr/>			
	Signe		

- Nombre positif ( $2^{N-1} - 1$ ): Codé comme un binaire normal
- Nombre négatif ( $-2^{N-1}$ ): Inversion des bits puis ajout de 1

## Représentation des nombres

- Virgule fixe: Codage des entiers

# Architecture d'un processeur DSP

## Représentation des nombres

- Virgule fixe: Codage des entiers

Exemple: Sur 8 bits

$$x = -b_7 * 2^7 + \sum_{i=0}^6 b_i * 2^i$$

Poids	$-2^7$	$2^6$	$2^5$	$2^4$	$2^3$	$2^2$	$2^1$	$2^0$
27	0	0	0	1	1	0	1	1
0	0	0	0	0	0	0	0	0
-4	1	1	1	1	1	1	0	0
	Bit signe							

## Représentation des nombres

- Virgule fixe: Codage des réels  $\rightsquigarrow$  format  $Q_k$



## Représentation des nombres

- Virgule fixe: Codage des réels  $\rightsquigarrow$  format  $Q_k$

Exemple:  $\underbrace{2}, \underbrace{3125}$

- Partie entière sur  $n - k$  bits en C2



## Représentation des nombres

- Virgule fixe: Codage des réels  $\rightsquigarrow$  format  $Q_k$

Exemple:  $\underbrace{2}_{\text{entière}}, \underbrace{3125}_{\text{fractionnaire}}$

- Partie entière sur  $n - k$  bits en C2
- Partie fractionnaire sur  $k$  bits

## Représentation des nombres

- Virgule fixe: Codage des réels  $\rightsquigarrow$  format  $Q_k$
- Pour coder le réel  $x$ , trouver les  $b_i$  tels que:

$$x = -b_n * 2^{n-k} + \sum_{i=-k}^{n-k-1} b_{i+k} * 2^i$$

## Représentation des nombres

- Virgule fixe: Codage des réels  $\rightsquigarrow$  format  $Q_k$
- Pour coder le réel  $x$ , trouver les  $b_i$  tels que:

$$x = -b_n * 2^{n-k} + \sum_{i=-k}^{n-k-1} b_{i+k} * 2^i$$

Exemple:  $\underbrace{2}_{\text{signe}}, \underbrace{3125}_{\text{magnitude}}$

- Ex: format  $Q_5$  sur 8 bits ( $n=8, k=5$ )

## Représentation des nombres

- Virgule fixe: Codage des réels  $\rightsquigarrow$  format  $Q_k$
- Pour coder le réel  $x$ , trouver les  $b_i$  tels que:

$$x = -b_n * 2^{n-k} + \sum_{i=-k}^{n-k-1} b_{i+k} * 2^i$$

Exemple:  $\underbrace{2}_{\text{entier}}, \underbrace{3125}_{\text{fractionnaire}}$

- Ex: format  $Q_5$  sur 8 bits ( $n=8, k=5$ )
- Partie entière: 3 bits / fractionnaire: 5 bits

## Représentation des nombres

- Virgule fixe: Codage des réels  $\rightsquigarrow$  format  $Q_k$

## Représentation des nombres

- Virgule fixe: Codage des réels  $\rightsquigarrow$  format  $Q_k$

Exemple  $\underbrace{2}_{\text{}} , \underbrace{3125}_{\text{}}$

- Correspond à la représentation C2 de l'entier  $y$  tel que:  
 $y = \text{round}(2^k x)$

## Représentation des nombres

- Virgule fixe: Codage des réels  $\rightsquigarrow$  format  $Q_k$

Exemple  $2,3125$

- Correspond à la représentation C2 de l'entier  $y$  tel que:  
 $y = \text{round}(2^k x)$
- $y = \text{round}(2^5 * 2,3125) = 74 = (01001010)_b$

Poids	$-2^2$	$2^1$	$2^0$	$2^{-1}$	$2^{-2}$	$2^{-3}$	$2^{-4}$	$2^{-5}$
2,3125	0	1	0	0	1	0	1	0

	Bit signe							
--	-----------	--	--	--	--	--	--	--

## Mesure de performances

- Benchmark:



## Mesure de performances

- Benchmark:
  - Mesurer le temps que met le DSP pour exécuter des programmes "standard" de TNS



## Mesure de performances

- Benchmark:
  - Mesurer le temps que met le DSP pour exécuter des programmes "standard" de TNS
- Comment les choisir ?

## Mesure de performances

- Benchmark:
  - Mesurer le temps que met le DSP pour exécuter des programmes "standard" de TNS
- Comment les choisir ?
- Dépendent des domaines



## Mesure de performances

- Benchmark:
  - Mesurer le temps que met le DSP pour exécuter des programmes "standard" de TNS
- Comment les choisir ?
- Dépendent des domaines

